This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP361172370A

DOCUMENT-IDENTIFIER: JP 61172370 A

TITLE:

SILICON THIN-FILM TRANSISTOR MATRIX AND

MANUFACTURE

THEREOF

PUBN-DATE:

August 4, 1986

INVENTOR - INFORMATION:

NAME

KAWAI, SATORU NASU, YASUHIRO YANAI, KENICHI OKI, KENICHI INOUE, ATSUSHI

ASSIGNEE-INFORMATION:

NAME FUJITSU LTD COUNTRY N/A

APPL-NO:

JP59198358

APPL-DATE: September 21, 1984

INT-CL (IPC): H01L029/78, G09F009/30 , H01L027/12 , H01L029/60 ,

G02F001/133

, H05B033/12

US-CL-CURRENT: 257/E29.151, 438/102 , 438/FOR.356

ABSTRACT:

PURPOSE: To prevent the disconnection of a gate bus line even when there is

a pin hole in the upper layer of the gate bus line by forming a film consisting

of a material difficult to be dissolved to a buffer hydrofluoric acid solution

while being superposed to the gate bus line.

CONSTITUTION: A gate bus line 24 composed of double layers of a film 21 and

a film 22 and a gate electrode 24a are formed onto a glass

substrate 1, and a silicon nitride film 10 and a silicon film 11 are shaped onto the whole surface. A photo-resist film 14 is formed in order to form source-drain electrodes while holding a gate region, and a naturally generated oxide film on the silicon film 11 is removed. A buffer hydrofluoric acid solution is employed in the process. Since the gate bus line 24 and the gate electrode 24a are shaped in double layers in which the film 22 in nickel-chromium, platinum, gold, etc. is laminated on the film 21 in molybdenum, etc., the gate bus line 24 is not dissolved and disconnected even when there is a pin hole 12 in the laminate of the silicon nitride film 10 and the silicon film 11.

COPYRIGHT: (C) 1986, JPO&Japio

①特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61 - 172370

@Int_Cl_1		識別記号	庁内整理番号		43公開	昭和61年(198	6)8月4日
G 09 F H 01 L 2	9/78 9/30 7/12 9/60		8422-5F 6615-5C 7514-5F				
// G 02 F	1/133 3/12	1 1 8	8205-2H 7254-3K	審査請求	未請求	発明の数 2	(全7頁)

の発明の名称

シリコン薄膜トランジスタマトリツクス及びその製造方法

②特 頭 昭59-198358

22出 願 昭59(1984)9月21日

井 悟 79発 明者 Ш 宏 明者 那 須 安 73発 健 眀 梁 井 ⑫発 者 蜸 ⑫発 明 渚 狆 明者 井 ⑫発 上 富士通株式会社 ①出 願 人 弁理士 松岡 宏四郎 20代 理 人

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

富士通株式会社内

川崎市中原区上小田中1015番地

i . 発明の名称

シリコン薄膜トランジスタマトリックス及びそ の製造方法

2. 特許請求の範囲

(1) 複数本のゲートバス線と、 該ゲートバス線 と直交する複数本のドレインバス線と、該ドレイ ンパス線と前記ゲートパス線との交点に設けられ 前記ゲートバス線と前記ドレインバス線とそれぞ れ接続されるゲートとドレインとを有するシリコ ン商膜トランジスタと、該シリコン薄膜トランジ スタのソースと接続される駆動電極とよりなるシ リコン薄膜トランジスタマトリックスにおいて、 前記ゲートバス線は、卑金属の薄膜とニッケル クローム、金、または、白金の薄膜との積層体 よりなることを特徴とするシリコン薄膜トランジ スタマトリックス。

(2) ガラス基板上に複数本のゲートバス線を形 成し、該ゲートバス線の末端部をゲート電橋とし てシリコン蘇膜トランジスタを形成し、酸シリコ

ン趙膜トランジスタのドレインと接続し前記ゲー パス線と直交するドレインバス線を複数本形成 し、前記シリコン薄膜トランジスタのソースと接 統して駆動電極を形成してなすシリコン薄膜トラ ンジスタマトリックスの製造方法において、前記 複数のゲートバス線は卑金属の薄膜とニッケルク ローム、金、または、白金の薄膜とを積層して 形成することを特徴とするシリコン薄膜トランジ スタマトリックスの製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、シリコン薄膜トランジスタマトリッ クス及びその製造方法に関する。特に、液晶、 エレクトロルミネッセンス、エレクトロクロミッ ク体等を表示要素としてクティブマトリックス器 動方式をもって駆動されるパネルディスプレイ装 置の各画案の駆動に使用されるシリコン薄膜トラ ンジスタマトリックス及びその製造方法の改良に 関する。

(従来の技術)

被晶、エレクトロルミネッセンス、エレクトロ クロミック体等を表示要素とするアクティブマ トリックス駆動型のシリコン薄膜トランジスタマ トリックスの各画素は、その概略平面図とその A - A 断面図とを第2図(a)、(b)に示す如 くである。図において、2はモリブデン、チタ ン、タングステン等の膜よりなるゲートバス線で ありガラス芸板1上に形成されている。3はドレ インバス線であり層間絶緑膜4を介してゲートバ ス線2と交叉するようにガラス基板1上に形成さ れている。6はゲートバス線の末端部をもって構 成されるゲート電極2aを覆って形成されるゲー ト絶段腹5上に形成されたシリコン動作層であ り、7と8とはそれぞれドレイン電極とソース電 板とであり、これらをもってシリコン薄膜トラン ジスタが構成される。ドレイン電極7は、ドレイ ン接続電極7bとスルーホール7aとを介して ドレインパス線3と接続され、ソース電極8は ソース接続電極8bをもって駆動電極9と接続さ ns.

(Si H₄)と 水 来 (H₂)また は アルゴン (Ar) と の 混 合 雰 囲 気 中 で な す ブ ラ ズ マ C V D 法 を 使 用 し て 可 能 で あ る 。

第5 図(a)、(b) 参照

ゲート領域を挟んでツース・ドレイン電極を形成するため、ゲート電極2 aに対応する領域にフォトレジスト膜13を形成し、シリコン膜111上に自然発生した自然発生酸化膜(図示せず)を決してもる。この工程はフッ酸とフッ化アンモニウク混合水溶液である緩衝フッ酸溶液を使用いいたとの混らるが、ゲートバス線2上の領域において、ビンホール12が存在すると、ピンホール12が存在すると、パス線2が溶解切断され、断線値所12aが発生する。

からるシリコン徳膜トランジスタマトリックスを製造するには、従来、下記のようにしてなされていた。この製造工程を説明する参照図において、図(a)は平面図であり、図(b)はそのA-A断面図である。

第3図(a)、(b)参照

ガラス 茜板 1 上に厚さ 1,000 Å 程度にモリブデン、タングステン、チタン等より なる膜を形成してこれを幅 30 μ m 程度にパターニングしてゲートパス線 2 とゲート 電極 2 a とを形成する。このとき、ゲートパス線 2 上にフォトレジスト残造その他の塵等不測の物体が残量される可能性が以外に大きい。

第4図(a)、(b)参照

全面に、厚さ 3,000 Å 程度の窒化シリコン膜 10 と、厚さ 3,000 Å 程度のシリコン膜 11 とを形成する。この窒化シリコン膜 10の形成は、シラン(SiH₄)とアンモニア(NH₃)と窒素(N₂)との混合雰囲気中でなすプラズマCVD法を使用して可能であり、シリコン膜 11の形成は、シラン

第6図(a)、(b)参照

全面に、シリコン膜11が合有する不純物の再電型と同一の導電型の不純物を数百ppm ~ 1 %合み厚さが 300~ 500点のシリコン膜14と、厚さ2.000点程度のアルミニウム膜15を形成する。

その後フォトレジスト膜 13を容解して、フォトレジスト膜 13上のシリコン膜 14とアルミニウム膜 15とをリフトオフして開口13 a を形成する。

第7図(a)、(b)参照

シリコン薄膜トランジスタ領域上にフォトレジストマスク16を形成した後、四フッ化皮炭 (CF₄)を反応性ガスとするドライエッチング 法を使用して、フォトレジストマスク16によってでわれていない領域から、ゲートバス線2とゲート 穏2 a 以外のすべての膜を除去してゲート 緑間 5 と動作層 6 とドレイン電極7 とソース電極8 とを残避形成する(シリコン膜14の一部はコンタクト層として残置される)。

第2図(a)、(b)参照

レジストマスク18を除去した後、ドレイン電極

(発明が解決しようとする問題点)

(問題点を解決するための手段)

本発明は、この欠点を解消して、もし、窒化シ

リコン膜とトランジスタの動作層をなすシリコン 股 にピンホールが存在していても、その後の工程 において、ゲートバス線が断線することがなく、 すぐれた製造歩留りを実現することのできるシリ コン薄膜トランジスタマトリックス及びその製造 方法を提供するものであり、その手段は、複数本 のゲートバス線と、該ゲートバス線と直交する 複数本のドレインバス線と、該ドレインバス線と 前記ゲートバス線との交点に設けられ前記ゲート パス線と前記ドレインバス線とそれぞれ接続され るゲートとドレインとを有するシリコン薄膜ト ランジスタと、該シリコン薄膜トランジスタの ソースと接続される駆動電橋とよりなるシリコン 薄膜トランジスタマトリックスにおいて、前記 ゲートバス線は、卑金属の薄膜とニッケルクロー ム、金、または、白金の薄膜との積層体よりなる ことを特徴とするシリコン薄膜トランジスタマト リックスと、ガラス基板上に複数本のゲートバス 線を形成し、該ゲートバス線の末端部をゲート電 極としてシリコン離膜トランジスタを形成し、麸

(実施例)

以下、図面を参照しつい、木発明の一実施例に係るシリコン薄膜トランジスタマトリックス及びその製造方法についてさらに説明する。以下の工程の説明に参照する図において、図(a)図は平面図であり、図(b)はそのA-A断面図である。

第8図(a)、(b)参照

第9 Ø (a)、(b)参照

全面に、 厚さ 3.000 Å 程度の 窒化シリコン 股 10 と、 厚さ 3.000 Å 程度の シリコン 股 11 とを 形成する。 この 窒化シリコン 股 10 の 形成 は、 シラン (Si H₄)とアンモニア (N H₃)と 窒素 (N₂)との 混合雰囲気中でなすプラズマ C V D 法を 使用して可能であり、 シリコン 股 11 の 形成 は、 シラン (Si H₄)と 水素 (H₂)また は アルゴン (A r) との 混合雰囲気中でなすプラズマ C V D 法を 使用して可能である。

この窒化シリコン膜 10とシリコン膜 11との 積層体にピンホール 12が発生しやすいことは従来技術の場合と同様である。

第10区(a)、(b)参照

ゲート領域を挟んでソース・ドレイン電極を形成するため、ゲート電極24aに対応する領域にフォトレジスト膜13を形成し、シリコン膜11上に自然発生した自然発生酸化膜(図示せず)を除去する。この工程はフッ酸とフッ化アンモニウムとの混合水溶液である緩衝フッ酸溶液を使用して可

(CF₄)を反応性ガスとするドライエッチング法を使用して、フォトレジストマスク16によって覆われていない領域から、ゲートバス線24とゲート電極24a以外のすべての膜を除去してゲート絶録膜5と動作層6とドレイン電極7とソース電極8とを残置形成する(シリコン膜14の一部はコンタクト層として残置される)。

第1図(a)、(b)参照

レジストマスク16を除去した後、ドレイン電極 7 と接続してドレイン接続電極 7 b を形成し、 ついて、ゲートバス線 24とドレインがス線 2 の 交叉領域に層間絶縁膜 4 を形成した後、スス線 オール 7 aを介してドレイン接続電極 7 b と接続 するようにドレインバス線 3 を形成し、駆動電極 9 を形成し、ソース接続電極 8 b を形成して駆動 電極 9 とソース電極 8 とを接続して、シリコン精 限トランジスタマトリックスを完成する。

以上説明せる工程をもって製造したシリコン薄 限トランジスタマトリックスは、工程中にその ゲートバス級が断級することはないので製造歩留 能である。

ところで、ゲートバス線 24とゲート 電極 24 a とは、 緩衝 フッ酸によっては 将解されないニッケルクローム、白金、金等の膜 22がモリブデン等の膜 21の上に積層されてなる二重層であるから、もし、先の工程において、窒化シリコン膜 10とシリコン膜 11との積層体にピンホール 12が存在していても、ゲートバス線 24が溶解されて断線することはない。

第11図参照

全面に、シリコン膜 11が含有する不純物の專電型と同一の導電型の不純物を数百 ppm ~ 1 %含み厚さが 300~ 500 Å のシリコン膜 14と、厚さ2.000 Å 程度のアルミニウム膜 15を形成する。

その後フォトレジスト膜 13を溶解して、フォトレジスト膜 13上のシリコン膜 14とアルミニウム膜 15とをリフトオフして開口 13 a を形成する。 第12図(a)、(b)参照

シリコン薄膜トランジスタ領域上にフォト

りが向上する。試作の結果のよれば、従来 10%程 度であった歩留りが、本発明においては、80%に

レジストマスク16を形成した後、四フッ化皮素

(発明の効果)

向上した。

以上説明せるとおり、本発明によれば、もし、 窒化シリコン膜とトランジスタの動作層を形成するためのシリコン膜にピンホールが存在していて も、その後の工程において、ゲートバス線が断線 することがなく、すぐれた製造歩留りを実現することのできるシリコン薄膜トランジスタマト リックス及びその製造方法を提供することができる。


4 . 図面の簡単な説明


第1図(a)、(b)は、本発明の一実施例に係るシリコン薄膜トランジスタマトリックスの平面図とそのA-A断面図である。第2図(a)、(b)は従来技術に係るシリコン薄膜トランジスタマトリックスの平面図とそのA-A断面図である。第3図(a)、(b) は、従来技術に係るシリコン薄膜トラン

ジスタマトリックスの主要製造工程完了後の基板の平面図とそのA-A断面図である。第8図(a)、(b)~第12図(a)、(b)は、本発明の一実施例に係るシリコン薄膜トランジスタマトリックスの主要製造工程完了後の基板の平面図とそのA-A断面図である。


ニッケルクローム、白金、金等の膜、 24・ゲートバス線、 24a・・ゲート電極 代理人 弁理士 松岡宏四郎


第 1 図 (a)






第 2 図












(b)







第 4 図 (a)




(b)






第 7 図




(b)




第 8 図

(a)



(b)




第 9 図 (a)


第 6 図

(a)


(b)




(b)



第10 図 (a)




(b)




第11 図


(a)



(b)



第12 図 (a)



(b)

